[채용] 페블스퀘어 - Digital Design Engineer - 페블스퀘어 | 데모데이
페블스퀘어 - Digital Design Engineer
페블스퀘어·경기 성남시 분당구 판교로 331, ABN타워 402호·정규직·경력 5년 이상
🔥합격보상지원자, 추천인 각 현금 50만원
회사명
페블스퀘어
포지션
Digital Design Engineer
근무지
경기 성남시 분당구 판교로 331, ABN타워 402호
고용형태
정규직
경력
5년 이상
회사 소개
페블스퀘어는 PIM아키텍처를 기반으로 AI 반도체 설계와 AI 솔루션을 개발하는 팹리스 기업입니다. 폰 노이만(Von Neumann)구조의 한계를 극복하기 위해 고성능/초저전력의 PIM기반 AI 반도체를 성공적으로 양산하고, 멀티 코어 AI 반도체를 개발하여 국내외에서 실증 중이며 AI 반도체 상용화와 활용 촉진을 위해 다양한 AI 솔루션을 개발 중입니다.
주요 업무
Design, implement, and debug complex logic designs
Integrate your IP into a bigger and more complex IP
Support all front-end integration activities like Lint, CDC, Synthesis, and ECO
Implement design automation via Python or other languages
Work with other specialists that are members of the SOC Design, SOC Design Verification, Emulation, STA, and Physical Design teams
Collaborate with software and systems teams to ensure a high-quality system
자격요건
BS (or higher degree) in Electrical Engineering or related disciplines
Experience Required: 8+ years
Expertise in RTL and/or testbench development using Verilog/SystemVerilog.
Experience with digital ASIC/SOC design flow from RTL to silicon characterization.
Ability to understand project specifications and come up with a comprehensive set of requirements and develop verification test-plans
Experience debugging RTL designs using an HDL simulator
Familiar with code base management method including subversion, git, GitHub, etc.
Familiar with Synopsys and Cadence EDA tools for Simulation, Synthesis, Timing (STA), Formal and Assertion based verification, etc.
Excellent communication skills both verbal and written for documentation and reporting
서류 심사 - 실무진 인터뷰 - 임원진 인터뷰 - 처우 협의 - 합류 (상황에 따라 티타임, 레퍼런스 체크 등이 함께 진행될 수 있습니다.) * 준비하신 지원 서류는 **한 개의 PDF파일**로 정리하셔서 첨부해 주세요. * 여러 포지션에 지원하고자 하실 경우, 한 포지션만 지원하시고 관심 있는 다른 포지션은 이력서 안에 기재해 주세요. * 외국인이실 경우, 한국어 능력 수준과 비자 종류를 함께 명시해 주세요. * 페블스퀘어에 대해 더 알고 싶으시다면 홈페이지를 방문해 주세요!