텔레칩스 - SoC Design Engineer (경력 5년 ~ 10년)

회사명	텔레칩스
포지션	SoC Design Engineer (경력 5년 ~ 10년)
근무지	성남시 수정구 금토로 80번길 27
고용형태	정규직
경력	5년 이상

회사 소개

"미래 기술의 핵심 칩을 제공함으로써 고객사로부터 신뢰와 만족을 얻도록 꼼꼼하게 그리고 정확하게 수행하는 것이 SoC설계 매니저 업무의 핵심입니다."

SoC설계 매니저는 SoC 과제 개발 단계 중 초기 단계에 파악되어야 할 요구사항, 제품 사양, 필요 기술의 선행 검토 등의 업무를 수행합니다. 또한 Chip 개발에 필요한 IP를 Chip의 기능에 맞게 재구성하고 최적화하며, SoC Chip 설계 요구사항을 만족할 수 있는 Chip Architecture 를 구현하고 IP를 Integration 하여 Chip Top Level Synthesis까지의 설계를 합니다. 이런 설계 Design이 Chip으로 제작될 수 있도록 Design과 Layout 사이에서 전반적인 업무를 수행합니다.

저희 팀은 명확함과 유연함을 가지고 있습니다. 먼저 명확함에 있어서, 각자의 Role이 명확하게 정의되어 있기 때문에 매일 분명한 목표를 가지고 업무를 수행할 수 있습니다. 그리고 유연함에 있어, 그룹 내 조직이 유연하게 운영됩니다. 따라서 본인이 원하는 경우 팀의 Role를 뛰어넘어서 일하며 업무 영역을 확장시킬 수 있습니다. 그룹 내 경험이 풍부한 엔지니어분들이 만으셔서 업무고민이 있다면 언제든 솔루션 가이드를 받을 수 있습니다.

주요 업무

• 차량용 SoC(IVI/ADAS 등) 내 디지털 회로 RTL 설계 및 구현
• 설계된 RTL에 대한 합성(Synthesis) 및 타이밍 분석(STA), CDC 검증 수행
• Design for Testability(DFT) 구조 설계 및 테스트 벡터 생성
• 기능/성능/전력(PPA)을 고려한 설계 최적화 및 검증
• 차량용 응용 프로세서 개발을 위한 전반적인 ASIC 설계 업무 수행

자격요건

• 디지털 시스템 및 컴퓨터 아키텍처에 대한 이해
• Verilog HDL을 활용한 RTL 설계 경험 (필수)
• C 언어 기반의 Embedded 환경 이해 및 간단한 코드 작성 가능하신 분
• 관련 전공 학사 학위 이상

우대사항

• Python 등 Script Language를 활용한 자동화 경험
• SystemVerilog, System-C 등 고급 HDL 활용 경험
• SoC 설계, IP 개발 또는 반도체 Tape-out 경험
• CDC/STA 등 설계 검증 및 분석 경험 보유하신 분

복지 및 혜택

[Efficient Working Environment]
완전 선택적 근로시간제 운영
업계 최고 수준의 최고급 장비 및 소프트웨어 제공
리프레시를 위한 정기휴가 5일 추가 제공 (법정 연차 외)
프리미엄 콘도 및 호텔 지원

[AI-Based Environment]
사내 AI Assistant 운영
개인별 AI API Credit 지급 (Claude, ChatGPT, Gemini 등)
필요시 추가 AI Tool 도입 지원
AI 관련 컨퍼런스 참가 지원

[Career Development]
직무교육 이러닝 전액 지원
외부 교육 및 세미나 전액 지원
사내 도서관 운영
리더십 교육 지원

[Financial Aid & Healthcare]
서울 및 수도권 거점별 셔틀버스 운영
역세권 사택 지원
무이자/저금리 사내대출 제도 운영
임직원 및 가족 배우자 단체보험/정기종합검진 지원

[Fun Office Life]
구내식당 조식 / 중식 / 석식 무료 제공
사내 카페테리아 및 임직원 혜택가 운영
사내 헬스장 운영 및 무료 PT Class
캡슐 수면실 및 안마의자

지원 방법

원티드에서 지원하기